LA 1



1. Jurnal[Kembali]

  1.  Panel DL 2203C 
  2.  Panel DL 2203D 
  3.  Panel DL 2203S
      4. Jumper

3. Rangkaian Simulasi[Kembali]





4. Prinsip Kerja Rangkaian[Kembali]

Pada percobaan pertama, switch SPDT dihubungkan ke sumber daya (power), sehingga output yang dihasilkan terbaca sebagai logic 1. Pada IC 74LS112, kaki RS berfungsi sebagai aktif LOW, yang berarti output akan dipengaruhi oleh clock. Rangkaian ini terdiri dari empat buah T flip-flop, di mana clock untuk flip-flop kedua, ketiga, dan keempat berasal dari output Q dari flip-flop sebelumnya. 

Rangkaian ini dikenal sebagai counter asynchronous karena clock berjalan secara bertahap atau menggunakan serial clock. Pin Set dan Reset dibiarkan dalam kondisi non-aktif (tidak ada perubahan), dan T flip-flop berada dalam mode toggle karena nilai JK adalah 1. Counter ini mampu menghitung bit dari 0 hingga 15. Untuk mengatur ulang nilai bit, pin Reset dapat diaktifkan dengan memberi tegangan rendah atau menghubungkannya ke ground. Pin Set dapat digunakan untuk menghasilkan output bernilai 1.

Pada JK flip-flop, ketika J dan K sama-sama bernilai 1, flip-flop akan berada dalam mode toggle (membalikkan keadaan). Setiap kali terjadi trigger, output yang dihasilkan akan berlawanan dengan output sebelumnya.


5. Video Rangkaian[Kembali]






6. Analisa[Kembali]

 1. Analisa apa yang terjadi pada rangkaian percobaan 1 ketika input SR nya dihubungkan ke ground ketika SR aktif low ?
jawab : Rangkaian percobaan 1 menggunakan rangkaian counter asinkron yang terdiri dari 4 JK flip-flop. Saat input RS diatur menjadi aktif low, keluaran yang dibaca oleh logicstate akan menunjukkan logika 1 atau aktif high. Hal ini terjadi karena JK flip-flop aktif ketika RS dalam keadaan aktif low, dan karena JK flip-flop terhubung ke sumber daya/VCC, maka secara otomatis JK berlogika 1. Akibatnya, hasil keluaran pada Q dan Q’ dari JK flip-flop akan terbaca sebagai 11 pada logicstate.

  2.  Apa yang terjadi jika output Q bar masing" flip flop dihubungkan ke input clock flip flop selanjutnya ?
jawab :     Output yang dihasilkan akan berlawanan dengan output Q yang terhubung ke masing-masing clock pada JK flip-flop, karena Ǭ adalah kebalikan dari Q. Misalnya, jika output pada Q adalah 0000, maka logicprobe yang terhubung ke clock melalui Ǭ akan menghasilkan output 1111


7. Download File[Kembali]

1. Download video rangkaian Unduh

2. Download datasheet gerbang J-K Flip-Flop Unduh

3. Download datasheet gerbang  D Flip-Flop Unduh

4. Download datasheet switch Unduh

5. Download datasheet logicprobe Unduh



Komentar

Posting Komentar

Postingan populer dari blog ini

Gambar
BAHAN PRESENTASI UNTUK MATA KULIAH   ELEKTRONIKA 2023 Nama: Haykal Aqsara NIM: 2210951023 Elektronika C Dosen Pengampu ; Darwison,M.T Referensi:      1. Darwison, 2010, ”TEORI, SIMULASI DAN APLIKASI ELEKTRONIKA ”, Jilid 1, ISBN: 978-        602-9081-10-7, CV Ferila, Padang      2. Darwison, 2010, ”TEORI, SIMULASI DAN APLIKASI ELEKTRONIKA ”,Jilid 2,  ISBN: 978-        602-9081-10-8, CV Ferila, Padang      3. Robert L. Boylestad and Louis Nashelsky, Electronic Devices and Circuit Theory, Pearson, 2013      4. Jimmie J. Cathey, Theory and Problems of Electronic Device and Circuit, McGraw Hill, 2002.      5. Keith Brindley, Starting Electronics, Newness 3rd Edition, 2005      6. Ian R. Sinclair and John Dunton, Practical Electronics Handbook, Newness, 2007.      7. John M. Hughes, Practical Electronics: Components and Techniques, O’Reilly Media, 2015.
Baca selengkapnya